


Základní principy konstrukce paralelní systémové sběrnice

- Vysvětlit základní principy konstrukce a fungování systémových sběrnic.

Co je to systémová sběrnice?

- Systémová sběrnice je prostředek sloužící k propojení dvou nebo více zařízení (klientů systémové sběrnice).
- Typy signálů: řízení, adresa, data.



Obr. 1 Princip využití systémové sběrnice

I/O – řadič PZ

Systemová sběrnice – základní principy

- Signály vysílané jedním zařízením jsou přístupné všem ostatním zařízením připojeným na sběrnici.
- Na sběrnici může signály v konkrétním okamžiku signály vysílat pouze jedno zařízení.
- V celém počítači může existovat řada sběrnic, např. každé zařízení může mít svou vnitřní sběrnici.

Adresová část systémové sběrnice

- Problém: jak adresovat dvě zařízení – zdroj a příjemce.
- Možnosti řešení:
 1. Jeden z adresovaných prvků je universální registr procesoru – je adresován implicitně.
 2. Jeden z prvků je adresován obsahem adresové sběrnice, druhý prvek jiným mechanismem (např. při DMA).
- Alternativa 1:

Jistý počet adresových bitů reprezentuje adresu modulu připojeného na sběrnici (bity vyššího řádu), další bity adresu konkrétního prvku uvnitř modulu (registr, paměť).
- Alternativa 2:


Všude tam, kde se používá mechanismus přidělování sběrnice. Může být takto využit signál, jímž je sběrnice přidělena.

Tento mechanismus byl použit např. ve sběrnici ISA při generování žádosti o DMA.


Komentář k obr. 2:

- Řadič PZ žádá o přidělení sběrnice generováním signálu DRQ x (Data Request).
- Řadič DMA odpoví signálem DACK x (Acknowledge) – ten je v obvodech řadiče použit pro adresaci registru (součinový prvek ve schématu).
- Generování synchronizačního signálu pro datový registr řadiče HDD – adresa (DACK 2) a IOR (signál ze sběrnice).
- Obecný princip - důležité: tam, kde se pracuje s nějakým principem přidělování sběrnice, je možné signál, jímž je sběrnice přidělena, využít pro účely adresování.

- Účastníci operace DMA:
řadič PZ, řadič DMA, operační paměť, systémová sběrnice
- Role procesoru:
Poté, co rozhodne o přidělení sběrnice řadiči DMA (ten bude sběrnici řídit), **odpojí se procesor všemi svými signály od sběrnice, své výstupy uvede do stavu vysoké impedance.**



Obr. 2 Adresace podle alternativy 2 – čtení obsahu registru



Obr. 3 Adresace podle alternativy 2 – zápis do registru

Řídicí část systémové sběrnice

- Měla by obsahovat signály s těmito funkcemi:
 - Memory Write** (zápis datové části systémové sběrnice do paměti)
 - Memory Read** (čtení obsahu paměti do datové části systémové sběrnice)
 - I/O Write** (zápis datové části systémové sběrnice do registru)
 - I/O Read** (čtení obsahu registru do datové části systémové sběrnice)
 - Transfer ACK** (potvrzení příjmu)
 - Bus Request** (žádost o přidělení sběrnice)
 - Bus Grant** (přidělení sběrnice)
 - Interrupt Request** (žádost o přerušení)
 - Interrupt ACK** (potvrzení žádosti o přerušení)
 - Clock** (systémová synchronizace)
 - Reset** (systémové nulování)

- Předcházející výčet signálů – návod, jak studovat nové typy sběrnic (zjistit, jak jsou tyto činnosti realizovány).

Fyzická realizace systémové sběrnice


- Rozvody na systémové desce a přes konektor.
- Moderní trend – vše na systémové desce (tzn. včetně řadičů PZ) – do jisté míry splněno v PC.

Výhoda: konektor je mechanické zařízení a omezuje maximální kmitočty, s nimiž se pracuje.

I rozvody na systémové desce musí být pro vysoké frekvence konstruovány promyšleným způsobem (paralelně vedené signály – přeslechy).

Synchronní sběrnice


- Operace jsou realizovány od jedné z hran synchronizačního pulsu.
- V okamžiku výskytu hrany se vyhodnocuje, zda se požadovaná operace může provést (připravenost obou zařízení).
- Interval mezi dvěma nástupnými sousedními hranami: **hodinový cyklus** nebo **sběrniceový cyklus**.
- Stav na sběrnici vyhodnocují všechna zařízení (např. adresu vystavenou na sběrnici).
- Činnost je rozdílná pro **zápisový cyklus** nebo **čtecí cyklus**.




Obr. 4 Zápisový a čtecí cyklus synchronní systémové sběrnice

Asynchronní sběrnice

- Součástí dějů na sběrnici nejsou synchronizační signály, generování nějakého signálu je vázáno na výskyt události předcházející.



Obr. 5 Asynchronní sběrnice – čtecí cyklus



Obr. 6 Asynchronní sběrnice – zápisový cyklus


Status signals – např. kód příkazu, identifikace slabiky v systémové sběrnici, jíž se datová operace týká (jedna ze čtyř).

Typy datových přenosů

- Budeme rozlišovat sdílenou a nesdílenou sběrnici.
- Anglické termíny:
Sdílená sběrnice (**multiplexed**) – tzv. časový multiplex, sada signálů je postupně využívána pro přenos různých typů informace, vznik režie.
Nesdílená sběrnice – sada signálů je vyhrazena pro přenos pouze jistého typu informace.
- Pro každou z těchto variant sběrnice existují mechanismy komunikace na sběrnici.

Případ 1: sdílená sběrnice, operace zápis

- Data i adresa se posílají po stejné sadě signálů.
- Posloupnost akcí:
Cyklus 1: adresa
Cyklus 2: data
- Příklad: sběrnice PCI



Obr. 8 Sdílená sběrnice, zápis

Případ 2: sdílená sběrnice, operace čtení

- Data i adresa se posílají po stejné sadě signálů, data v opačném směru.
- Posloupnost akcí:
Cyklus 1: adresa
Cyklus 2: čtená data
Mezi oběma cykly čekání, až jsou čtená data vystavena na sběrnici.
- Příklad: sběrnice PCI



Obr. 9 Sdílená sběrnice, čtení

Případ 3: nesdílená sběrnice, operace zápis


- Data i adresa se posílají po rozdílné sadě signálů (každá sada signálů je dedikována jistému typu informace).
- Posloupnost akcí:
Cyklus 1: adresa
Cyklus 2: data
- Příklad: sběrnice ISA



Obr. 10 Nesdílená sběrnice, zápis

Případ 4: nesdílená sběrnice, operace čtení

- Data i adresa se posílají po rozdílné sadě signálů (každá sada signálů je dedikována jistému typu informace).
- Posloupnost akcí:
Cyklus 1: adresa
Cyklus 2: čtená data
Mezi oběma cykly čekání, až jsou čtená data vystavena na sběrnici.
- Příklad: sběrnice ISA




Obr. 11 Nesdílená sběrnice, čtení

Případ 5: sdílená sběrnice, operace čtení-změna-zápis

- Data i adresa se posílají po stejné sadě signálů.
- Adresa se posílá pouze jednou, zápis na stejnou adresu
- Posloupnost akcí:
 - Cyklus 1: adresa
 - Cyklus 2: čtení dat
 - Cyklus 3: zápis dat

- Příklad: multiprogramové systémy, sdílená paměť. Operace je nedělitelná, takže do této adresy nemůže zapsat jiný program.



Obr. 12 Sdílená sběrnice, čtení-změna-zápis

Případ 6: sdílená sběrnice, operace čtení po zápisu

- Data i adresa se posílají po stejné sadě signálů.
- Adresa se posílá pouze jednou, čtení ze stejné adresy po zápise.
- Posloupnost akcí:
Cyklus 1: adresa
Cyklus 2: zápis dat
Cyklus 3: čtení dat


- Provádí se tam, kde je potřeba po zápise provést kontrolní čtení.



Obr. 13 Sdílená sběrnice, operace čtení po zápise

Případ 7: sdílená sběrnice, blokový přenos

- Adresa se posílá pouze jednou, datová operace z adres po sobě následujících.



Obr. 14 Blokový přenos