Název:

Návrh číslicových systémů

Zkratka:INC
Ak.rok:2008/2009
Semestr:letní
Studijní plán:
ProgramOborRočníkPovinnost
IT-BC-3BIT1.povinný
Vyučovací jazyk:čeština
Kredity:5 kreditů
Ukončení:zkouška (písemná)
Výuka:
hod./sempřednáškasem./cvičenílab. cvičenípoč. cvičeníjiná
Rozsah:3910003
 zkouškatestycvičenílaboratořeostatní
Body:55250020
Garant:Fučík Otto, doc. Dr. Ing., UPSY
Přednášející:Fučík Otto, doc. Dr. Ing., UPSY
Cvičící:Kořenek Jan, Ing., Ph.D., UPSY
Martínek Tomáš, Ing., Ph.D., UPSY
Fakulta:Fakulta informačních technologií VUT v Brně
Pracoviště:Ústav počítačových systémů FIT VUT v Brně
Prerekvizity: 
Diskrétní matematika (IDA), UMAT
Navazující:
Mikroprocesorové a vestavěné systémy (IMP), UPSY
Návrh počítačových systémů (INP), UPSY
Technika personálních počítačů (ITP), UPSY
Nahrazuje:
Logické systémy (LOS), UPSY
 
Cíle předmětu:
  Získat přehled a základy praktického využití vybraných metod pro popis kombinačních a sekvenčních logických sítí jakožto podstaty číslicových zařízení. Naučit se analyzlovat a navrhovat kombinační logické sítě. Naučit se analyzovat a navrhovat sekvenční logické sítě. Naučit se navrhovat číslicové obvody sestavené z kombinačních a sekvenčních logických sítí.
Anotace:
  Binární čísla: poziční zápis čísel, převody mezi soustavami, reprezentace binárních čísel, binární aritmetické operace, kódy. Boolova algebra, reprezentace logických funkcí: algebraické formy, minimalizace logických výrazů, návrh kombinačních logických sítí. Analýza činnosti logických sítí: souběh a hazard. Vybrané logické bloky: sčítačka, odčítačka, multiplexor, demultiplexor, dekodér, kodér, komparátor, aritmetická a logická jednotka. Sekvenční logické obvody a sítě, klopné obvody. Stavové automaty a jejich reprezentace. Návrh synchronizovaných sekvenčních sítí: kódování stavů, optimalizace a implementace. Registr, čítač, posuvný registr, dělič impulsního kmitočtu. Návrh jednoduchého číslicového zařízení: návrhové systémy CAD, jazyky pro návrh, kroky návrhu. Cílové technologie: SSI, MSI, LSI. Programovatelné součástky: hradlová pole, PROM, PLA, PAL. Jednoduché asynchronní logické sítě: návrh, analýza činnosti, hazardy.
Požadované prerekvizitní znalosti a dovednosti:
  Množiny, relace a zobrazení. Základní pojmy a axiomy Boolovy algebry. Základní pojmy teorie grafů. Základy elektrotechniky a základní aktivní a pasivní elektronické součástky.
Získané dovednosti, znalosti a kompetence:
  Seznámit se se základy praktického využití vybraných metod pro popis kombinačních a sekvenčních logických sítí jakožto podstaty číslicových zařízení. Seznámi se s analýzou a návrhem kombinačních logických sítí. Seznámi se s analýzou a návrhem sekvenčních logických sítí. Seznámi se s návrhem číslicových obvodů sestavených z kombinačních a sekvenčních logických sítí.
Osnova přednášek:
 
  • Binární čísla: poziční zápis čísel, převody mezi soustavami, reprezentace binárních čísel, binární aritmetické operace, kódy.
  • Boolova algebra, reprezentace logických funkcí, algebraické formy.
  • Minimalizace logických výrazů: Quinův-McCluskeyho algoritmus, Petrickova funkce pokrytí.
  • Minimalizace logických výrazů: Karnaghovy mapy. Kreslení logických a funkčních schémat.
  • Analýza činnosti logických sítí: souběh a hazard.
  • Vybrané logické bloky: sčítačka, odčítačka, multiplexor, demultiplexor, dekodér, kodér, komparátor, aritmetická a logická jednotka.
  • Sekvenční logické obvody a sítě, klopné obvody.
  • Stavové automaty a jejich reprezentace.
  • Návrh synchronizovaných sekvenčních sítí: kódování stavů, optimalizace a implementace. Registr, čítač, posuvný registr, dělič impulsního kmitočtu.
  • Návrh jednoduchého číslicového zařízení: návrhové systémy CAD, jazyky pro návrh, kroky návrhu.
  • Cílové technologie: SSI, MSI, LSI.
  • Programovatelné součástky: hradlová pole, PROM, PLA, PAL.
  • Jednoduché asynchronní logické sítě: návrh, analýza činnosti, hazardy.
Osnova numerických cvičení:
 
  • Binární čísla: poziční zápis čísel, převody mezi soustavami, reprezentace binárních čísel, binární aritmetické operace, kódy.
  • Boolova algebra, reprezentace logických funkcí, analýza činnosti jednoduchých kontaktových sítí.
  • Formy algebraických výrazů. Minimalizace logických výrazů: Quinův-McCluskeyho algoritmus, Petrickova funkce pokrytí.
  • Minimalizace logických výrazů: Karnaghovy mapy. Kreslení logických a funkčních schémat.
  • Využití SSI i.o. pro implementace logických funkcí. Analýza činnosti logických sítí: souběh a hazard.
  • Vybrané logické bloky: sčítačky, odčítačka.
  • Stavové automaty a jejich reprezentace. Návrh synchronizovaných sekvenčních sítí.
  • Návrh logických sítí s i.o. technologií MSI a LSI. Programovatelné součástky: hradlová pole, PROM, PLA, PAL.
Osnova počítačových cvičení:
 
  • Seznámení se s CAD programovým systémem. Modelování vzorových příkladů zadaných učitelem.
  • Modelování samostatně navržených logických sítí.
Osnova ostatní - projekty, práce:
 
  • Návrh kombinační logické sítě.
  • Návrh sekvenční logické sítě.
Literatura referenční:
 
  • McCluskey, E.J.: LOGIC DESIGN PRICIPLES. Prentice-Hall, USA, ISBN 0-13-539768-5, 1986.
  • Cheung, J.Y., Bredeson, J.G.: MODERN DIGITAL SYSTEMS DESIGN. West Publishing Company, USA, ISBN 0-314-47828-0, 1990.
  • Bolton, M.: Digital Systems Design with Programmable Logic. Addison-Wesley Publishing Company, Cornwall, GB, ISBN 0-201-14545-6, 1990.
  • Katz, R.H.: Contemporary Logic Design. Addison-Wesley/Benjamin-Cummings Publishing CO, Redwood City, CA, USA, ISBN 0-8053-2703-7, 1993.
  • Sasao, T.: SWITCHING THEORY FOR LOGIC SYNTHESIS. Kluwer Academic Publishers, Boston, USA, ISBN 0-7923-8456-3, 1999.
Literatura studijní:
 
Kontrolovaná výuka:
  Kontrolovanou výukou jsou domácí úkol/projekt, půlsemestrální zkouška a závěrečná zkouška. Půlsemestrální zkouška nemá náhradní termín. Závěrečná zkouška má dva náhradní termíny.
Průběžná kontrola studia:
  
  • Půlsemestrální zkouška: 25 bodů.
  • Projekt a jeho ověření v laboratoři: 20 bodů.
  • Závěrečná zkouška: 55 bodů.
    Hranice pro úspěšnou zkoušku podle pravidel ECTS je 50 bodů.
Podmínky zápočtu:
  Zápočet není ustanoven.